PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-151627

(43) Date of publication of application: 30.05.2000

(51)Int.Cl.

H04L 12/28 H04L 12/56

(21)Application number: 10-315732

(71)Applicant: CHOKOSOKU NETWORK COMPUTER GIJUTSU

KENKYUSHO:KK

(22)Date of filing:


06.11.1998

(72)Inventor: NOJIMA SATOSHI

(54) PACKET FILTER CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To suppress increase in hardware volume by realizing high speed processing performance. SOLUTION: Individual information discrimination CAMs (contents retrieval memories) 1-1, 1-2, 1-3 are provided to each type of various information configuring packet filter conditions. Coincident address output circuits 13-1, 13-2, 13-3 output an address of a coincident entry when an entry storing information coincident with information of an input packet. A CAM cell array 31 stores a set of coincident entry addresses as the packet filter conditions. A coincident signal output circuit 32 outputs a coincidence signal when the set of the coincident entry addresses outputted from a register 2 is coincident with the packet filter conditions of the CAM cell array 31.



LEGAL STATUS

[Date of request for examination]

06.11.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3028414

[Date of registration]

04.02.2000

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

04.02.2003

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公閱番号 特開2000-151627

(P2000-151627A)

(43)公開日 平成12年5月30日(2000.5.30)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考)

H 0 4 L 12/28

12/56

H04L 11/00

310D 5K030

11/20

102D 5K033

審査請求 有 請求項の数3 OL (全 6 頁)

(21)出願番号

特願平10-315732

(22)出顧日

平成10年11月6日(1998.11.6)

(71)出顧人 394025577

株式会社超高速ネットワーク・コンピュー

夕技術研究所

東京都港区虎ノ門五丁目2番6号

(72)発明者 野島 聡

東京都港区虎ノ門5丁目2番6号 株式会

社超高速ネットワーク・コンピュータ技術

研究所内

(74)代理人 100064621

弁理士 山川 政樹

Fターム(参考) 5K030 GA01 GA05 HA08 HD03 HD09

JL07 KA05 KA13 KX24 LE09


5K033 CC01 DB01 DB12 DB18 EC04

(54) 【発明の名称】 パケットフィルタ回路

(57)【要約】

【課題】 高速な処理性能を実現し、ハードウェア量の 増大を抑制する。

【解決手段】 個別情報判定CAM(内容検索型メモリ)1-1,1-2,1-3は、パケットフィルタ条件を構成する各種情報の種別毎に設けられる。一致アドレス出力回路13-1,13-2,13-3は、入力パケットの情報と一致する情報を保持しているエントリが存在するとき、一致エントリのアドレスを出力する。CAMセルアレイ31は、一致エントリアドレスの集合をパケットフィルタ条件として格納する。一致信号出力回路32は、レジスタ2から出力された一致エントリアドレスの集合がCAMセルアレイ31のパケットフィルタ条件と一致したとき、一致信号を出力する。



1

【特許請求の範囲】

【請求項1】 ネットワーク間でパケット中継を実現す るパケット中継装置において、入力パケットの転送ある いは廃棄を決定するために入力パケットの属性を判断す るパケットフィルタ回路であって、

パケットフィルタ条件を構成する各種情報の種別毎に設 けられ、該当種別の情報を格納するエントリを備え、各 エントリに格納された情報と入力パケットが有する該当 種別の情報とを比較して、一致する情報を格納している エントリが存在するとき、この一致エントリのアドレス を出力する複数の第1の内容検索型メモリと、

各種情報の集合からなるパケットフィルタ条件の代わり に、これら情報を格納している第1の内容検索型メモリ の一致エントリアドレスの集合をパケットフィルタ条件 として記憶し、複数の第1の内容検索型メモリからそれ ぞれ出力された一致エントリアドレスの集合がパケット フィルタ条件と一致したとき、一致信号を出力する第2 の内容検索型メモリとを有することを特徴とするパケッ トフィルタ回路。

【請求項2】 ネットワーク間でパケット中継を実現す るパケット中継装置において、入力パケットの転送ある いは廃棄を決定するために入力パケットの属性を判断す るパケットフィルタ回路であって、

パケットフィルタ条件を構成する各種情報の種別毎に設 けられ、該当種別の情報を格納するエントリを備え、各 エントリに格納された情報と入力パケットが有する該当 種別の情報とを比較して、一致する情報を格納している エントリが存在するとき、この一致エントリの情報を表 すコードを出力する複数の第1の内容検索型メモリと、 各種情報の集合からなるパケットフィルタ条件の代わり に、これら情報を表すコードの集合をパケットフィルタ 条件として記憶し、複数の第1の内容検索型メモリから それぞれ出力されたコードの集合がパケットフィルタ条 件と一致したとき、一致信号を出力する第2の内容検索 型メモリとを有することを特徴とするパケットフィルタ 回路。

【請求項3】 請求項1又は2記載のパケットフィルタ 回路において、

複数の第1の内容検索型メモリの出力を所定の順序に配 列して、これを第2の内容検索型メモリに与えるレジス タを有することを特徴とするパケットフィルタ回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ネットワーク間を 接続するゲートウェイ装置等のパケット中継装置に係 り、特にある一定の条件を満たすパケットを転送あるい は廃棄するというパケットフィルタ機能を実現するパケ ットフィルタ回路に関するものである。

[0002]

ートウェイ装置等のパケット中継装置においては、IP アドレス、MACアドレス、TCPポート番号等々の、 パケットヘッダに格納されている各種の情報を用いて、 その各々がある一定の条件(パケットフィルタ条件)を 満足した場合に、該パケットを転送あるいは廃棄すると いうパケットフィルタ機能が必要とされる。

【0003】このフィルタ判別は、以下の要件を要求す る。

(A) パケットフィルタ条件は、IPアドレス、MAC 10 アドレス、TCPポート番号等の各種情報のベクトル条 件(集合)で設定される場合が一般的である。

(B) パケットフィルタ条件を構成する各種情報は、ゲ ートウェイ装置の場合の常として、長いビット長(例え ば、IPアドレスで32ビット)を持つが、ある箇所の ゲートウェイ装置では、そのビット長が示す数値空間の 中で狭い数量しか必要としない。

【0004】パケットフィルタ回路を構成する上での問 題点は、それぞれの情報の持つ数値空間全体に対して、 必要とされる条件エントリの数は微小であり、有効な構 20 成物量で必要な条件エントリを保持、検索させることが 困難なことである。また、上述のように、パケットフィ ルタ条件は各種情報のベクトル条件であるため、入力パ ケットがパケットフィルタ条件を満たすか否かを判定す るには、必要な全ての組み合わせを記憶した上で比較判 定することが必要となり、この場合、上記した構成物量 の無駄はより大きな問題を引き起こす。

【0005】従来は、このようなパケットフィルタの構 成の多くはソフトウェアに依存し、パケットフィルタ条 件を具現化する判断分岐(フローチャート)を処理する 30 ことで実現される。ハードウェアによる構成の場合に は、各種情報の必要な全ての組み合わせを記憶した内容 検索型メモリ(Content Addressable Memory、以下、C AMとする))の利用が考えられる。

【0006】図4はCAMを利用した従来のパケットフ ィルタ回路のブロック図である。図4の例では、IPア ドレスとMACアドレスとTPCポート番号の集合から パケットフィルタ条件が構成される場合を示し、CAM 41の1行が1つのパケットフィルタ条件を格納したエ ントリとなっている。このように判定に必要な全てのパ 40 ケットフィルタ条件をCAM41のエントリに格納した 形となっている。よって、IPアドレスが同じであって も、MACアドレスあるいはポート番号が異なるパケッ トフィルタ条件を設定する必要がある場合には、異なる エントリをCAM41に設ける必要がある。つまり、パ ケットフィルタ条件を構成する個別の情報に重複するも のがあったとしても、パケットフィルタ条件の総数と等 しいエントリ数が必要となる。

【0007】図4の例では、パケットフィルタ条件を I PアドレスとMACアドレスとTPCポート番号の3種 【従来の技術】従来より、ネットワーク間を接続するゲ 50 類からなるものとしたが、通常、より多種の情報(アド レスであれば、送信元アドレス、受信先アドレスの2種類など)が要求される。よって、CAM41の1エントリが更に長くなることが予想され、現状実現されているCAMのエントリビット長が64から128程度であることを考慮した場合、十分なパケットフィルタ条件を設定することは困難である。

[0008]

【発明が解決しようとする課題】以上のように、パケットフィルタをソフトウェアで実現した場合、複数のパケットフィルタ条件と入力パケットとの比較判定がシリアルで処理されるため、多くの処理ステップが必要となり、処理に時間がかかるという問題点があった。また、パケットフィルタをCAM等のハードウェアで実現した場合、非常に長いワード(エントリ)長を必要とし、多くのハードウェア量を必要とするという問題点があった。本発明は、上記課題を解決するためになされたもので、ソフトウェア処理よりも高速な処理性能を実現すると共に、ハードウェア量の増大を抑制することができるパケットフィルタ回路を提供することを目的とする。

[0009]

【課題を解決するための手段】本発明のパケットフィル 夕回路は、請求項1に記載のように、パケットフィルタ 条件を構成する各種情報の種別毎に設けられ、該当種別 の情報を格納するエントリを備え、各エントリに格納さ れた情報と入力パケットが有する該当種別の情報とを比 較して、一致する情報を格納しているエントリが存在す るとき、この一致エントリのアドレスを出力する複数の 第1の内容検索型メモリと、各種情報の集合からなるパ ケットフィルタ条件の代わりに、これら情報を格納して いる第1の内容検索型メモリの一致エントリアドレスの 集合をパケットフィルタ条件として記憶し、複数の第1 の内容検索型メモリからそれぞれ出力された一致エント リアドレスの集合がパケットフィルタ条件と一致したと き、一致信号を出力する第2の内容検索型メモリとを有 するものである。このように、第1の内容検索型メモリ によってパケットフィルタ条件を構成する各種情報の種 別毎に検索を行い、第2の内容検索型メモリによって第 1の内容検索型メモリからの一致エントリアドレスの集 合がパケットフィルタ条件と一致するか否かを判定する ことにより、入力パケットの属性を判断することができ

【0010】また、請求項2に記載のように、パケットフィルタ条件を構成する各種情報の種別毎に設けられ、該当種別の情報を格納するエントリを備え、各エントリに格納された情報と入力パケットが有する該当種別の情報とを比較して、一致する情報を格納しているエントリが存在するとき、この一致エントリの情報を表すコードを出力する複数の第1の内容検索型メモリと、各種情報の集合からなるパケットフィルタ条件の代わりに、これら情報を表すコードの集合をパケットフィルタ条件とし

て記憶し、複数の第1の内容検索型メモリからそれぞれ 出力されたコードの集合がパケットフィルタ条件と一致 したとき、一致信号を出力する第2の内容検索型メモリ とを有するものである。このように、第1の内容検索型 メモリによってパケットフィルタ条件を構成する各種情 報の種別毎に検索を行い、第2の内容検索型メモリによって第1の内容検索型メモリからのコードの集合がパケットフィルタ条件と一致するか否かを判定することにより、入力パケットの属性を判断することができる。ま 10 た、請求項3に記載のように、複数の第1の内容検索型 メモリの出力を所定の順序に配列して、これを第2の内容検索型メモリに与えるレジスタを有するものである。

4

[0011]

【発明の実施の形態】 [実施の形態の1] 次に、本発明の実施の形態について図面を参照して詳細に説明する。図1は本発明の第1の実施の形態となるパケットフィルタ回路のブロック図である。本実施の形態のパケットフィルタ回路は、パケットフィルタ条件を構成する各種情報の種別毎に設けられた、個別情報判定CAM(第1の20 内容検索型メモリ) 1-1, 1-2, 1-3を有している。

【0012】各個別情報判定CAM1-1, 1-2, 1 -3は、入力パケットのパケットヘッダから該当種別の 情報(検索ワード)を抽出するラッチ回路11-1,1 1-2, 11-3と、該当種別の情報(被検索ワード) を格納するための複数のエントリを有するCAMセルア レイ12-1, 12-2, 12-3と、ラッチ回路11 -1, 11-2, 11-3 から出力された情報と一致す る情報を保持しているエントリが存在するとき、この一 30 致エントリのアドレスを出力する一致アドレス出力回路 13-1, 13-2, 13-3とから構成されている。 【0013】個別情報判定CAM1-1は、パケットフ ィルタ条件を構成する各種情報のうち I P (Internet Protocol) アドレスに対応するものである。ラッチ回路 11-1は、入力パケットのパケットヘッダから IPア ドレスを抽出し、CAMセルアレイ12-1は、IPア ドレスを被検索ワードとして格納している。一致アドレ ス出力回路13-1は、ラッチ回路11-1から出力さ れたIPアドレスと一致するIPアドレスを保持してい 40 るエントリが CAMセルアレイ 12-1 に存在すると き、この一致エントリのアドレスを出力する。

【0014】個別情報判定CAM1-2は、パケットフィルタ条件を構成する各種情報のうちMAC(Media Access Control)アドレスに対応するものである。ラッチ回路11-2は、入力パケットのパケットへッダからMACアドレスを抽出し、CAMセルアレイ12-2は、MACアドレスを被検索ワードとして格納している。一致アドレス出力回路13-2は、ラッチ回路11-2から出力されたMACアドレスと一致するMACアドレスを保持しているエントリがCAMセルアレイ12-2に

, .

存在するとき、この一致エントリのアドレスを出力す る。

【0015】個別情報判定CAM1-3は、パケットフ イルタ条件を構成する各種情報のうちTCP(Transmis sion Control Protocol) ポート番号に対応するもので ある。ラッチ回路11-3は、入力パケットのパケット ヘッダからTCPポート番号を抽出し、CAMセルアレ イ12-3は、TCPポート番号を被検索ワードとして 格納している。一致アドレス出力回路13-3は、ラッ するTCPポート番号を保持しているエントリがCAM セルアレイ12-3に存在するとき、この一致エントリ のアドレスを出力する。

【0016】以上のように、各個別情報判定CAM1-1,1-2,1-3は、それぞれが対応する情報に関し ての一致検索を実施する。レジスタ2は、各個別情報判 定CAM1-1, 1-2, 1-3から出力された一致エ ントリアドレスを所定の順序に配列するためのもので、 各個別情報判定CAM1-1, 1-2, 1-3から出力 された一致エントリアドレスをいったん格納し、これら を所定の順序で出力する。

【0017】次に、本実施の形態のパケットフィルタ回 路では、従来のような各種情報の集合からなるパケット フィルタ条件の代わりに、これら情報を格納している各 個別情報判定CAM1-1, 1-2, 1-3の一致エン トリアドレスの集合をパケットフィルタ条件としてい る。

【0018】フィルタ条件判定CAM(第2の内容検索 型メモリ) 3は、個別情報判定CAM1-1, 1-2, タ条件として格納するCAMセルアレイ31と、レジス タ2から出力された一致エントリアドレスの集合がCA Mセルアレイ31のパケットフィルタ条件と一致したと き、一致信号を出力する一致信号出力回路32とから構 成されている。

【0019】このように、本実施の形態では、個別情報 判定CAM1-1, 1-2, 1-3により、パケットフ ィルタ条件を構成する各種情報の種別毎に検索を行い、 各個別情報判定CAM1-1, 1-2, 1-3から出力 された一致エントリアドレスをレジスタ2によって所定 40 の順序に配列して、フィルタ条件判定CAM3に入力す る。そして、フィルタ条件判定CAM3によってレジス タ2からの一致エントリアドレスの集合がパケットフィ ルタ条件と一致するか否かを判定することにより、入力 パケットの属性を判断することができ、一致信号の出力 に応じて入力パケットの転送あるいは廃棄を行うことが できる。

【0020】なお、レジスタ2から出力される一致エン トリアドレスの順序は、CAMセルアレイ31に格納さ れた一致エントリアドレスの順序と同じであることは言 50 同一の情報を重複して持つ必要がなく、パケットフィル

うまでもない。例えば、CAMセルアレイ31に格納さ れたパケットフィルタ条件がCAM1-1のエントリア ドレス、CAM1-2のエントリアドレス、CAM1-3のエントリアドレスの順に設定されているとすれば、 レジスタ2は、この順序で各個別情報判定CAM1-1, 1-2, 1-3からの一致エントリアドレスを出力 する。

【0021】図2は本実施の形態のパケットフィルタ回 路の動作を説明するための説明図である。図2におい チ回路11-3から出力されたTCPポート番号と一致 10 て、個別情報判定CAM1-1,1-2,1-3及びフ イルタ条件判定CAM3の各行は、エントリを示してい る。入力パケットのパケットヘッダにIPアドレス= c、MACアドレス=b、ポート番号=iiiが設定さ れていたとすると、個別情報判定 CAM 1-1, 1-2, 1-3からは一致エントリアドレスとして、それぞ れアドレスma, mb, mcが出力される。このとき、 フィルタ条件判定CAM3のCAMセルアレイ31にエ ントリアドレスma, mb, mcの組み合わせがパケッ トフィルタ条件として設定されていれば、一致信号出力 20 回路32より一致信号が出力される。

> 【0022】 [実施の形態の2] 図3は本発明の第2の 実施の形態となるパケットフィルタ回路のブロック図で あり、図1と同一の構成には同一の符号を付してある。 本実施の形態において、個別情報判定CAM1a-1, 1a-2, 1a-3内のCAMセルアレイ 12a-1, 12a-2, 12a-3は、図1のCAMセルアレイ1 2-1, 12-2, 12-3と同様の情報とこの情報を 表すコード(符号)とを各エントリに格納している。

【0023】符号出力回路14-1,14-2,14-1-3の一致エントリアドレスの集合をパケットフィル 30 3は、ラッチ回路11-1, 11, 2, 11-3から出 力された情報と一致する情報を保持しているエントリが CAMセルアレイ 12a-1, 12a-2, 12a-3に存在するとき、この一致エントリに格納されたコード を出力する。

> 【0024】本実施の形態のパケットフィルタ回路で は、各種情報の集合からなるパケットフィルタ条件の代 わりに、各種情報をコード化して、コードの集合をパケ ットフィルタ条件としている。フィルタ条件判定CAM 3 a は、コードの集合をパケットフィルタ条件として格 納するCAMセルアレイ31aと、レジスタ2から出力 されたコードの集合がCAMセルアレイ31aのパケッ トフィルタ条件と一致したとき、一致信号を出力する一 致信号出力回路32aとから構成されている。その他の 構成は、実施の形態の1と全く同じである。

【発明の効果】本発明によれば、パケットフィルタ回路 を内容検索型メモリというハードウェアで構成したの で、ソフトウェア処理よりも高速な処理性能を実現する ことができる。また、第1の内容検索型メモリの各々は

8

タ条件を構成する各種情報の種別毎に第1の内容検索型メモリを設けるため、パケットフィルタ条件が多種類の情報から構成される場合であっても、実現性が高く、従来のパケットフィルタ回路よりもハードウェア量を低減することができる。さらに、第2の内容検索型メモリは一致エントリアドレスの集合あるいは情報を表すコードの集合をパケットフィルタ条件として記憶するため、パケットフィルタ条件を表す必要ビット数が最低限度の量で事足りるので、ハードウェア量を更に低減することができる。

【図面の簡単な説明】

【図1】 本発明の第1の実施の形態となるパケットフィルタ回路のブロック図である。

【図2】 図1のパケットフィルタ回路の動作を説明するための説明図である。

【図3】 本発明の第2の実施の形態となるパケットフィルタ回路のブロック図である。


【図4】 従来のパケットフィルタ回路のブロック図である。

【符号の説明】

1-1、1-2、1-3、1 a-1、1 a-2、1 a-3…個別情報判定CAM、2…レジスタ、3、3 a…フィルタ条件判定CAM、11-1、11-2、11-3 …ラッチ回路、12-1、12-2、12-3、12 a

10 -1、12 a-2、12 a-3…CAMセルアレイ、1 3-1、13-2、13-3…一致アドレス出力回路、14-1、14-2、14-3…符号出力回路、31、31 a…CAMセルアレイ、32、32 a…一致信号出力回路。

【図1】




【図4】

4<u>1</u> I Pアドレス対応 MACアドレス対応 ポート番号対応

I Pアドレス= n	MACアドレスニュ	ポート番号=iv
	1	
I Pアドレス=b	MACT ドレス= b	ボート番号=iii
	I	
1 Pアドレス= e	MACアドレス=k	ボート番号=111
IPアドレス=a	MACアドレスート	ボート番号== i
		A STATE

【図2】



【図3】

